Synopsys demostró sus soluciones CXL así como CCIX 1.1 sobre PCIe 5.0 en ArmTechCon 2019. La vitrina indica que la IP de la empresa está en marcha y lista para ser licenciada por los fabricantes de tecnología.
Synopsys demostró sus soluciones CXL así como CCIX 1.1 sobre PCIe 5.0
CXL y CCIX son protocolos de interconexión chip a chip para conectar procesadores a varios aceleradores que mantienen la coherencia de memoria y caché a bajas latencias. Ambos protocolos están diseñados para sistemas heterogéneos que utilizan CPUs tradicionales junto con aceleradores con arquitecturas escalares, vectoriales, matriciales y espaciales.
Tanto CXL 1.0/1.1 como CCIX 1.1 utilizan PCIe 5.0 que funcionan a 32 GT/s por pista y soportan diferentes anchos de enlace de forma nativa. Con el mismo segmento de mercado y la misma interfaz física, los protocolos CXL y CCIX presentan numerosas diferencias tanto en lo que se refiere al hardware como al firmware/software y, por lo tanto, competirán entre sí. Mientras tanto, los proveedores de IP de silicio se están preparando para soportar tanto CXL como CCIX, ya que tienen una amplia gama de clientes.
Synopsys introdujo recientemente su solución DesignWare CXL IP de 16 pistas para SoCs que se fabricará utilizando tecnologías de proceso FinFET de 16 nm, 10 nm y 7 nm. El paquete incluye el controlador compatible con CXL 1.1 (compatible con los protocolos CXL.io, CXL.cache, CXL.mem), el controlador PCIe 5.0 probado con silicio, el controlador PCIe 32 GT/s PHY probado con silicio, las capacidades de RAS y el VC Verification IP.
Visita nuestra guía sobre las mejores placas base del mercado
[irp]La compañía todavía tiene que anunciar formalmente la disponibilidad de su paquete IP DesignWare CCIX 1.1 que permitirá la implementación de un CCIX 1.1 sobre PCIe Gen 5 a una velocidad de 32 GT/s, pero en ArmTechCon la compañía demostró que la solución ya es funcional, trayéndose consigo muchos beneficios en cuanto a velocidad y capacidad. Os mantendremos informados.
