Nvidia presenta el futuro de la «computación de IA», con la fotónica de silicio y el apilamiento de GPU/DRAM 3D, que prometen saltarse las actuales limitaciones en la creación de chips.
Nvidia muestra el futuro de la IA con la «fotónica de silicio»
Nvidia quiere innovar en la creación de aceleradores de IA de próxima generación, mostrando una innovadora implementación de «fotónica de silicio», que se presentó durante la conferencia de IEDM 2024.
Nvidia tiene el plan para desarrollar aceleradoras de IA cada vez complejos con el uso de interpositores de fotónica de silicio y unos métodos de apilamiento que se aplicarían a la GPU y también a la memoria DRAM.
Here's @NVIDIA's vision of the future of AI compute.
Silicon photonics interposer
SiPh intrachip and interchip
12 SiPh connects, 3 per GPU tile
4 GPU tiles per tier
GPU 'tiers' (GPU on GPU?!?)
3D Stacked DRAM, 6 per tile, fine-grainedFrom #iedm24. My guess, 2028/2029/2030… pic.twitter.com/5IsDkYSWT2
— 𝐷𝑟. 𝐼𝑎𝑛 𝐶𝑢𝑡𝑟𝑒𝑠𝑠 (@IanCutress) December 8, 2024
Este plan fue presentado por Nvidia, donde podemos ver como serían apilados verticalmente todos los componentes de la aceleradora de IA, con las memorias DRAM, la GPU y los interpositores de fotónica de silicio (SiPh) que sirven como nexo para la comunicación entre todos los componentes del chip, reemplazando las interconexiones eléctricas existentes.
La integración de interpositores fotónicos de silicio trae varios beneficios, un mayor ancho de banda y una latencia más baja, además de ser un método mucho más eficiente energéticamente. Según la diapositiva, Nvidia planea añadir 12 SiPh en la comunicación intrachip e interchip, optimizando el flujo de datos entre los mosaicos (tiles) de GPU individuales, lo que mejora la escalabilidad y el rendimiento.
Te recomendamos nuestra guía sobre las mejores tarjetas gráficas del mercado
El apilamiento 3D para la GPU será un paso crucial para Nvidia a la hora de aumentar la densidad de transistores sin aumentar tamaño de los chips de forma horizontal. Esto será toda una innovación en el terreno de la GPU. En la diapositiva vemos como se apilan cuatro mosaicos de GPU por tier, esto quiere decir que cada mosaico de GPU contaría con 3 SiPh. Además, se apilarían 6 chips DRAM por mosaico de GPU.
El analista Ian Cutress prevé que esta implementación se producirá en los próximos cinco años, probablemente entre los años 2028 y 2030. Os mantendremos informados.
