4D Packaging: integración de chips de cuatro dimensiones

Los empaquetados 3D llegaron para poder seguir aumentando el potencial de los actuales chips mediante el apilado de distintos sustratos y conectados verticalmente. Sin embargo, la tecnología tridimensional no es la última, también existe el 4D packaging, que va un paso más allá para integrar los futuros dispositivos semiconductores y que aquí te mostraremos con detalle.

Evolución de los empaquetados de chips

La industria de los semiconductores ha experimentado una evolución constante, buscando siempre aumentar el rendimiento, la densidad y la eficiencia de los chips. Este avance ha llevado a una transición gradual desde los tradicionales chips 2D hacia arquitecturas más complejas y tridimensionales. Esto ha sido necesario dada la mayor complejidad de las últimas GPUs y CPUs, además de los sistemas heterogéneos con diferentes componentes en un mismo empaquetado, así como los aceleradores de IA, etc.

Los chips 2D packaging, o circuitos integrados planos, han sido el estándar durante décadas, y lo siguen siendo para muchos chips simples que no necesitan de otro tipo de empaquetados. En estos chips, los transistores y otros componentes se integran en una única capa de silicio. Aunque han permitido grandes avances tecnológicos, las limitaciones físicas del silicio han restringido la miniaturización y el aumento de la densidad.

Los chiplets o MCM (Multi-Chip Modules), vinieron para solventar esas limitaciones de los 2D tradicionales (pero siguen siendo 2D), representan un paso intermedio hacia la integración 3D. En este enfoque, múltiples chips más pequeños (chiplets) se empaquetan en un sustrato común, lo que permite una mayor flexibilidad en el diseño y la integración de diferentes tipos de componentes. Así es como se consiguen mayores rendimientos, capacidades, y funciones sin necesidad de separar los chips en distintos empaquetados. Además, la interconexión es más rápida que si se separan en un PCB, aunque más lenta que en un chip monolítico.

Con la mejora de los 2D, llamada 2D+, podemos ver tecnologías como:

• InFO de TSMC: introducida en 2017 para este tipo de empaquetados, y similar a la tecnología Fan-out, con un interposer de silicio para la interconexión.
• eWLB de ASE: similar a TSMC InFO, de hecho ambas son tecnologías Fan-out.

El empaquetado 2.5D va un paso más allá de los chiplets, interconectando múltiples dies (trozos de silicio) en un sustrato intermedio (interposer), generalmente de silicio o de material orgánico. Esta interconexión vertical permite una mayor densidad de integración y un ancho de banda más alto entre los dies.

Dentro de los 2.5D tenemos una estructura en la que todos los chips y dispositivos pasivos están por encima del plano XY, algunos en la capa intermedia o interposer mediante orificios pasantes para las interconexiones que se crean con TSV o Through Silicon Via, unos orificios grabados en los chips de silicio y con cobre para conectar las partes necesarias. Las estructuras de integración 2.5D se pueden crear mediante tecnologias:

• EMIB de Intel: el concepto es similar al de un paquete 2.5D básico, pero sin TSV, lo que mejora el rendimiento al conectar pastillas o chips entre sí de forma similar a como si fuesen una pastilla monolítica, como los Intel de 14ºGen o los Apple M-Series Ultra.
• CoWoS de TSMC: dentro de esta otra variante existen tres tipos de interposer, como son la de silicio o CoWoS S, la de RDL denominada CoWoS R, o la Chiplet+RDL denominada CoWoS L. Estas han sido empleadas para diversos productos, desde FPGA hasta otros muchos SoCs.
• XDFOI de JCET: tiene un mejor rendimiento, es más fiable, además de más barata que la tecnología basada en TSV. En este caso se usa interconexiones multicapa, con anchos de línea muy cortos para mejorar la eficiencia y rendimiento y así conectar diferentes chips.
• I-Cube de Samsung: los paquetes avanzados I, X, R y H-Cube de Samsung son algunas de las tecnologías desarrolladas por la surcoreana para competir con las anteriores, y con similitudes.

El empaquetado 3D representa la máxima integración, apilando múltiples dies directamente uno encima del otro. Esto permite una comunicación más rápida y una mayor densidad de interconexión mediante conexiones verticales con tecnología TSV. Así es como se están mejorando las prestaciones de algunas CPUs, como las AMD Ryzen X3D con V-Cache apilada, así como mejorar la capacidad de la memoria flash NAND 3D, hasta otros productos como puede ser la memoria HBM. Sin embargo, aún siguen teniendo algunos desafíos que resolver, como la disipación de calor…

Dentro del 3D, existen distintas tecnologías de integración:

• SoIC de TSMC: esta tecnología de enlace entre obleas (Wafer to Wafer), permite enlazar distintas capas de chips sin necesidad de enlaces intermedios, usando TSV. Sirve tanto para chips homogéneos como heterogéneos, y como resultado se obtiene un empaquetado delgado.
• Foveros de Intel: un interposer o chip sirve como capa intermedia activa entre los chips de debajo y de arriba para comunicarse a alta velocidad mediante TSV para el enlace. Lo demás es similar a SoIC.
• X-Cube 3D de Samsung: en este caso se pueden apilar varias capas o chips e interconectarse entre sí mediante TSV, de forma muy similar a las anteriores. Sin embargo, Samsung la usa principalmente para chips de memoria, y no de lógica, aunque también se podrían usar para ello.
• eWLB de JCET: también usa una capa o interposer intermedio basado en EWLB de esta misma compañía. Así es como se hace la interconexión de alta densidad sin aumentar demasiado el tamaño y con una buena disipación de calor debido a su baja pérdida.
• 3D-eSinC de HT-Tech: también existe esta otra innovación con interposer basado en sustratos FCBGA, FOFCBGA, y 3D FOSiP. Se basa en el proceso TCB y fue lanzada en 2022, permitiendo el empaquetado a nivel de oblea para chips para diferentes industrias.

¿Chips 3.5D?

Actualmente también existe un nuevo término que se está viendo recientemente y que es 3.5D. En realidad no se trata de algo nuevo, sino que básicamente es la unión en un mismo empaquetado de chips 2.5D + 3D…

Te recomiendo leer también nuestra guía con los mejores procesadores del mercado

4D Packaging

Pero si pensabas que con la tecnología 3D se terminaba todo, lo cierto es que no. Existe una integración 4D en la que se combinan varias de las tecnologías anteriores, como la 3D, 2D y 2.5D interconectados en forma de cubo. Es decir, se trata de la disposición de distintos empaquetados unidos entre sí por interconexiones y con una interfaz común, ya sea BGA, PGA, LGA, etc.

Los empaquetados no están todos de forma paralela o apilados en la placa de sustrato base, sino que están instalados a modo de caras de un cubo, como se aprecia en la imagen. Para conseguir esto, se emplea un sustrato rígido y flexible. Sin embargo, este tipo de empaquetado puede ser apropiado para dispositivos sin un alto consumo, es decir, de baja potencia, ya que al estar todos concentrados mirando al centro del cubo, la temperatura podría ser muy elevada…

No olvides dejar tus comentarios con tu opinión al respecto…