PCI Express 7.0: Toda la información que sabemos hasta ahora

Aunque aún tenemos vigentes unidades con el PCIe 4.0 y PCIe 5.0, y hace poco ha aterrizado también el nuevo estándar PCIe 6.0, ahora se apunta al PCI Express 7.0 o PCIe 7.0 que traerá interesantes mejoras respecto al actual, y con algunos cambios que lo diferenciarán de las anteriores generaciones. Y esto es lo que sabemos por ahora…

Tabla comparativa entre las distintas versiones de PCIe

Versión	Fecha	Codificación		Trasnferencias (GT/s)	Ancho de banda en GB/s
					x1	x2	x4	x8	x16
1.0	2003	NRZ	8b/10b	2.5	0,25	0,50	1	2	4
2.0	2007			5	0,5	1	2	4	8
3.0	2010		128b/130b	8	0,985	1,969	3,938	7,877	15,754
4.0	2017			16	1,969	3,938	7,877	15,754	31,508
5.0	2019			32	3,938	7,877	15,754	31,508	63,015
6.0	2022	PAM-4 FEC	1b/1b 242B/256B FLIT	64 (32 GBd)	7,563	15,125	30,25	60,5	121
7.0	2025			128 (64 GBd)	15,125	30,25	60,5	121	242

Para comprender mejor los términos que aparecen en esta tabla, ya que tal vez algunos no te suenen, te pongo aquí una breve leyenda:

• NRZ (Non-Return to Zero): es un método para codificar datos digitales en una señal. En NRZ, un voltaje positivo constante representa un 1 binario, y un voltaje negativo constante (o voltaje cero) representa un 0 binario. El voltaje no cambia de estado (regresa a cero) durante la transmisión de un solo bit. Existen dos variantes de NRZ: NRZ-L (Nivel) y NRZ-I (Invertido). NRZ-L usa un voltaje positivo constante para un 1 y voltaje cero para un 0, mientras que NRZ-I usa lo contrario.
• PAM-4 (Pulse Amplitude Modulation – Level 4): en comparación con NRZ, PAM-4 puede transmitir más datos por pulso, pero también es más complejo y susceptible al ruido. Esta otra técnica emplea cuatro niveles de voltaje diferentes para representar dos bits de información por pulso:
  • Nivel de voltaje más alto: Representa el código binario «11»
  • Segundo nivel de voltaje más alto: Representa el código binario «10»
  • Segundo nivel de voltaje más bajo: Representa el código binario «01»
  • Nivel de voltaje más bajo: Representa el código binario «00»
• FEC (Forward Error Correction): para detectar y corregir errores que pueden ocurrir durante la transmisión de datos. FEC agrega información redundante al flujo de datos. Cuando se reciben los datos, se utiliza el código de corrección de errores para identificar y corregir cualquier error que pudiera haberse introducido durante la transmisión.
• Flit Mode: es la unidad de intercambio de datos ya introducida en la versión PCIe 6.0, incluyendo paquetes de capa de transacción (TLP) cuyo tamaño es variable, así como cargas útiles de capa de enlace de datos (DLLP). Una forma de acelerar la velocidad tras la introducción de PAM-4.
• GBd: es la unidad de velocidad, que se refiere al número de símbolos transmitidos por segundo a través de un canal de comunicación. En el contexto de la transferencia de datos, cada símbolo puede representar varios bits (por ejemplo, 2 bits en PAM-4). Entonces, 1 GBd significa que se están transmitiendo 1.000 millones de símbolos por segundo.
• GB/s: esto ya lo conoces, pero por si acaso… se refiere directamente al número de bytes transmitidos por segundo, en este caso 1.000 millones.
• GT/s: otra conocida, se refiere específicamente a la tasa de transferencia de datos dentro del bus PCI Express. Representa el número de miles de millones de transferencias de datos que se producen por segundo. Cada transferencia puede transportar una cantidad variable de datos según la generación específica de PCIe.

También deberías leer nuestra guía con las mejores unidades SSD NVMe PCIe

¿Qué se sabe por ahora del PCI Express 7.0 o PCIe Gen 7?

El grupo PCI-SIG, responsable del desarrollo de los estándares PCI Express (PCIe), ha ido lanzando varias versiones o revisiones de su famoso borrador con la especificación PCIe 7.0 para darla a conocer a sus miembros, y que vayan puliendo este estándar antes de ser lanzado definitivamente el próximo año. Es decir, aún sigue en desarrollo, por lo que aparecerán más revisiones de éste. Sin embargo, ya no hay demasiado que cambiar, lo más básico se conoce.

Por supuesto, como viene siendo habitual, una de las cosas que se ha mejorado es la velocidad respecto a la generación anterior. Promete duplicar las velocidades de transferencia de datos por pin en comparación con PCIe 6.0, alcanzando unos increíbles 128 GT/s. Esto se traduce en cuadruplicar la velocidad de PCIe 5.0 (32 GT/s).

Recuerda que cuando sale un nuevo estándar no significa que quede obsoleto el anterior. De hecho, como sabes, pese a que ya tenemos nuevas revisiones, los SSD actuales aún siguen utilizando PCIe 4.0. Además, como sabrás, existe retrocompatibilidad.

Imagina una conexión de 16 carriles (x16) con PCIe 7.0, esto significaría un asombroso ancho de banda de 256 GB/s en cada dirección, sin contar la codificación. Por tanto, abre el camino hacia un futuro donde los cuellos de botella en la transferencia de datos se conviertan en cosa del pasado.

Para que estas velocidades sean posibles, se introdujo PAM4, que logra una señalización con la que se permite duplicar la frecuencia de reloj a la que trabaja el bus, permitiendo así más datos transmitidos por unidad de tiempo.

Estas velocidades pueden ayudar a las futuras tarjetas gráficas, con GPUs mucho más poderosas y exigentes, además de para aplicaciones de IA donde se necesitan grandes transferencias, HPC, redes de alta velocidad, etc. Por supuesto, también terminará llegando al PC, aunque por el momento parece que el PCIe 4.0 y los primeros productos PCIe 5.0 que van apareciendo son suficientes.

Pero la fuerza bruta no es lo único que ha mejorado, o que están tratando de mejorar en el PCIe 7.0, también hay un nuevo enfoque del canal para mejorar la calidad de la transmisión de señales, para hacerlo más fiable.

Como no podía ser de otro modo, la eficiencia energética también se ha optimizado para este nuevo protocolo. De este modo, a pesar del aumento de rendimiento y frecuencia, el consumo de energía es mejor.

Evidentemente, los diseñadores se topan con algunos obstáculos para este bus PCIe 7.0, principalmente para buscar el equilibrio de la velocidad y la integridad de la señal. Duplicar la frecuencia del bus introduce una mejora, pero también hace que las señales sean más susceptibles al ruido y las interferencias. Los ingenieros detrás de PCIe 7.0 deben superar este obstáculo, y eso pasa por:

• Técnicas de señalización inteligentes: emplear métodos avanzados para transmitir y potencialmente utilizar retemporizadores para regenerar y amplificar señales en distancias más largas.
• Avances en materiales: utilizar materiales de mayor calidad, como PCB más gruesas y componentes con menor pérdida de señal, para minimizar la degradación.

¿Cuándo llegará PCI Express 7.0?

Por el momento la información que se tiene es esta, el PCIe 7.0 es solo un borrador que ya ha tenido diversas revisiones para pulir lo que será en el futuro. Sin embargo, pronto se congelará, es decir, no se podrán hacer más modificaciones grandes. No obstante, luego podrían llegar versiones optimizadas como las PCIe 7.x. Independientemente de eso, el anuncio oficial de PCI Express 7.0 será el próximo año 2025.

Suponiendo esta finalización en 2025, es probable que pasen algunos años más antes de que el primer hardware PCIe 7.0 llegue al mercado. Desarrollar los componentes necesarios y el hardware inicial es un proceso largo que se extiende más allá de la finalización del estándar en sí. Y, como ya dije anteriormente, aún nos basta para algunas aplicaciones los estándares anteriores, que siguen funcionando bastante bien para unidades SSD NVMe, tarjetas gráficas PCIe, tarjetas de red, y más.

Puede interesarte conocer las mejores tarjetas gráficas para PCIe de la actualidad

No olvides comentar…