TSMC está preparando todo para que la superficie de los chips (CPU, GPU, SoC, etc) tengan un mayor tamaño en el futuro con su tecnología CoWoS.
TSMC quiere CPUs y GPUs más grandes con tecnología CoWoS
CoWoS es una tecnología de embalaje que ya existe en la actualidad y que TSMC implementa en la fabricación de chips. Sin embargo, ellos están anunciando que en el futuro se viene una actualización de esta tecnología que ofrecerá una superficie de chips más grandes, lo que permitirá aumentar de transistores.
Existe una limitación física de los chips que se fabrican actualmente que no pueden superar una superficie de alrededor de 800 mm2. Si se quiere construir procesadores o GPUs grandes se tiene que recurrir a los chiplets e interconectarlos para que trabajen en conjunto. Lo que propone TSMC con su tecnología CoWoS (Chip-on-Wafer-on-Substrate) es la de aumentar este tamaño. CoWoS ya permite chips de hasta los 2800 mm2, pero esto no será suficiente.
Estos límites de tamaño ya se están alcanzando con las nuevas aceleradoras AMD Instinct MI300 o los B200 de Nvidia, por lo que en el futuro será necesario eliminar las limitaciones físicas de la litografía de los chips y poder fabricarlos con un tamaño mayor.
Te recomendamos nuestra guía sobre los mejores procesadores del mercado
En una diapositiva, TSMC anticipa que se podrían crear chips de unos 5.5 veces más grandes que la retícula actual, lo que permitirá aumentar el rendimiento computacional en 3.5 veces comparado con los actuales chips creados con CoWoS para el año 2026, para el año 2027 se podrán crear chips con hasta 7 veces el rendimiento computacional con 8 veces el límite de la retícula.
Para el año 2027, el tamaño de los chips podrían ser de hasta 120 x 120 mm. Claro que siempre estamos hablando de una implementación en el segmento de centros de datos, servidores, etc, unos chips de este tamaño en PC o en portátiles no sería viable en términos de espacio físico, consumo eléctrico y generación de calor, al menos en el corto plazo. Os mantendremos informados.
