Últimamente estarás escuchando hablar mucho sobre la interfaz PCIe 5.0 que será soportara por los Intel Alder Lake. Te vamos a explicar que novedades integra y las diferencias con respecto a la interfaz PCIe 4.0
Qué es PCIe 5.0
Es una especificación de bus de transferencia de datos para la ampliación de las capacidades de prestaciones de un sistema. La interfaz PCIe 5.0 en su versión preliminar se anunció en 2017. PCI-SIG termino el desarrollo de este estándar en mayo de 2019, cuando PCIe 5.0 se hizo oficial.
La nueva iteración PCIe 5.0 ofrece el doble de ancho de banda con respecto a la interfaz PCIe 4.0. El máximo teórico de la interfaz PCIe de quinta generación es de 128Gbps en Full Duplex para x16 vías.
Sobre esta interfaz ya se están desarrollando diferentes soluciones. La más interesante es Intel Compute Express Link o CXL. Es un sistema que permite unificar el acceso a la RAM, periféricos y aceleradores. Adicionalmente permite interconectar sistemas para que actúen como una única unidad.
Cuál es la diferencia entre GT/s y Gbps
El GT/s es una medida de velocidad en bruto. Nos indica cuántos bits podemos transferir por segundo. La velocidad de datos debe tener en cuenta la sobrecarga en la codificación de la señal.
Sobre el ancho de banda, es la velocidad de datos multiplicada por el ancho de enlace. El impacto de la sobrecarga de la codificación en la velocidad de datos. Algo que tiene un impacto directo en el ancho de banda.
Bajo la interfaz PCIe 2.0 se tenía un esquema de codificación de 8b/10b. Se daba una gran penalización en la codificación. Debido a una sobrecarga tan grande era necesario tener dos medidas. Teníamos la velocidad de transferencia (‘x’ GT/s) y velocidad de datos (‘y’ Gbps). El parámetro ‘y’ corresponde a solo el 80% de ‘x’.
Desde PCIe 3.0 hasta la interfaz PCIe 5.0 se introdujo un esquema de codificación de 128b/130b. Esto supone una penalización de sobrecarga inferior al 2%. Supone que la velocidad de enlace y la tasa de datos es prácticamente la misma.
PCIe 5.0 x8, por lo tanto establece una velocidad de enlace de 32GT/s, pero el ancho de banda es de 31.5Gbps. Debido a que PCIe 5.0 es una configuración de enlace dúplex, en la configuración x8 tendríamos un ancho de banda de unos 63Gbps.
Especificaciones de PCIe 5.0
Debemos tener en cuenta que la interfaz PCIe 5.0 se ha construido sobre PCIe 4.0. Esto quiere decir que sería una especie de actualización. No tiene nada de malo este punto, más bien al contrario. Tan solo se requirieron 18 meses para desarrollar esta interfaz.
Los principales novedades de la interfaz PCIe 5.0 son las siguientes:
- Ofrece hasta 32GT/s de bits sin formato y hasta 128Gbps en una configuración típica x16
- Soporta el nuevo conector CEM que es compatible con versiones anteriores
- Retrocompatibilidad con la interfaz PCIe 4.0 hasta las versiones PCIe 1.x
- Permite conectar un dispositivo PCIe 5.0 a una versión anterior de PCIe, eso sí, funcionará a la velocidad máxima de la interfaz anterior
- El aprovisionamiento de energía es de 75W
- Soporte para EIEOS
- Codificación 128b/130b
- Scaled Flow Control
Principales cambios de PCIe 5.0
Conseguir una transferencia de hasta 128Gbps en una configuración de 16 líneas requiere de algunos ajustes. Los cambios eléctricos y mecánicos son los siguientes:
- Aumento en la reducción de perdidas: Se pasa a tener una pérdida de -36dB (-28dB bajo PCIe 4.0). Esto es necesario debido al aumento de la frecuencia de la señal. Un aumento de la señal, supone aumentar la resistencia eléctrica. Hablamos de la pérdida de inserción, que es la perdida de señal de transmisión entre los puntos ‘A’ y ‘B’.
- Nueva definición del conector CEM (especificación electromecánica de tarjeta): Solo afecta a los conectores de almohadilla. Los conectores con orificio pasante ya no se soportan. Esto se debe a que estos conectores tienen grandes perdidas y problemas de diafonía.
- Post-ecualización mínima de la altura de ojo de 15mV y un ancho de ojo mínimo de 9.375pS: Diagrama de ojo se usa sobre todo para mirar las señales digitales. El objetivo es reconocer las señales digitales con el fin de reconocer la distorsión y encontrar la fuente. Diagrama de ojos se usa para medir cuan buena es la calidad de señal. Si el diagrama de ojos no cumple con dicha especificación, el receptor tendrá problemas para leer los datos de manera correcta.
- Nuevos límites de jitter: Variaciones de tiempo breves desde su posición inicial.
Velocidades de las diferentes versiones PCIe
| Interfaz | x16 | x8 | x4 | x2 | x1 |
| PCIe 5.0 | 64 GBps | 32 GBps | 16 GBps | 8 GBps | 4 GBps |
| PCIe 4.0 | 32 GBps | 16 GBps | 8 GBps | 4 GBps | 2 GBps |
| PCIe 3.0 | 16 GBps | 8 GBps | 4 GBps | 2 GBps | 1 GBps |
| PCIe 2.0 | 8 GBps | 4 GBps | 2 GBps | 1 GBps | 0.5 GBps |
| PCIe 1.0 | 4 GBps | 2 GBps | 1 GBps | 0.5 GBps | 0.25 GBps |
Nueva tecnología de canal
Las aplicaciones de IA, Deep Leraning, entre otras, requieren de anchos de banda mayores. Se ha tenido que adaptar la topología de PCIe 5.0 para adaptarse a las exigencias de cada canal.
Se ha especificado un canal corto con una terminación de 50 ohmios para mediciones jitter. También se establece un límite inferior del ancho de banda PPL de tan solo 0.5MHz para 16GT/s.
Algo vital para la inteligencia artificial, que requiere procesar grandes cantidades de datos. Este mercado es cada vez más notable.
También es requerido para CXL. La tecnología de interconexión de dispositivos de coherencia impulsada por Intel. Algo que también requiere de un gran ancho de banda.
Consideraciones de diseño y enrutamiento en PCIe 5.0
Topología y conectores
Los dispositivos PCIe, las placas secundarias y los procesadores principales se disponen en una topología de punto a punto. Módulos, dispositivos y procesadores PCIe PHY se pueden colocar en la misma placa o separados en diferentes placas con un conector.
Existen dos formas de organizar las tarjetas y módulos PCIe. Se pueden usar indistintamente. No se deben generar pérdidas de enlace adicionales.
Condensadores de acoplamiento de corriente alterna
Uno de los elementos importantes en el enlace PCIe son los condensadores de acoplamiento de corriente alterna. Suele ser un parámetro que pasa bastante desapercibido. Los proveedores suelen recomendar determinados valores para los condensadores de acoplamiento de CA en sus productos.
El objetivo de este condensador de acoplamiento es eliminar el desfase de CA. Permite al mismo tiempo, que los datos se propaguen entre los componentes.
Impedancia de pistas y conectores
Enrutamiento de los carriles se debe ajustar para las mejores prácticas para las señales diferenciales. Se establece una impedancia diferencial de 85 Ohmios con longitud emparejada.
Los conectores colocados sobre secciones de pistas largas presentan desviación de impedancia. Se dan desviaciones de hasta 15 Ohms. Esto genera desajustes en los parámetros de la perdida de retorno.
Se requiere la realización de pruebas para comprobar si funciona correctamente un conector. También la transición de capa o el estilo de enrutamiento.
Comparativa PCIe 4.0 -vs- PCIe 5.0
Os ofrecemos esta comparativa sencilla entre las especificaciones de PCIe 4.0 y PCIe 5.0. El ancho de banda agregado real está ajustado para la sobrecarga de codificación.
|
INTERFAZ |
VEOCIDAD CONEXIÓN | ANCHO DE BANDA AGREGADO ( | ||||
| x1 | x2 | x4 | x8 |
x16 |
||
| PCIe 5.0 | 32GT/s | 7.88Gbps | 15.75Gbps | 31.51Gbps | 63.02Gbps | 126.03Gbps |
| PCIe 4.0 | 16GT/s | 3.94Gbps | 7.88Gbps | 15.75Gbps | 31.51Gbps | 63.02Gbps |
Qué hardware ofrece soporte para PCIe 5.0
Actualmente solo hay certificación de soporte para PCIe 5.0 en los procesadores Intel Alder Lake. Se indica que los procesadores AMD Ryzen 7000 podrían soportar esta nueva interfaz, aunque no hay datos.
Sobre dispositivos que soporten PCIe 5.0 no hay datos. AMD y NVIDIA no han indicado si sus próximas generaciones de gráficas soportarán esta interfaz. Intel tampoco ha dicho que las gráficas Intel ARC harán uso de esta nueva interfaz.
Respecto a las unidades de almacenamiento, no hay soporte. Phison recientemente anuncio el fin del desarrollo de su controladora para unidades SSD NVMe PCIe 5.0. Su producción masiva no se iniciará hasta mediados de 2022. Las primeras unidades SSD NVMe PCIe 5.0 no deberían llegar hasta finales del Q4 2022, según las diferentes informaciones.
Palabras finales sobre PCIe 5.0
La nueva interfaz de comunicación PCIe 5.0 tiene características interesantes. Sobre todo será favorable para la inteligencia artificial, machine learning y supercomputación, entre otros. Son campos donde se mueven un gran volumen de datos. Adicionalmente Intel ha construido la tecnología CXL para comunicación de componentes sobre esta interfaz.
Te recomendamos este artículo con las mejores placas base del mercado
Si hablamos a nivel de usuario, la cosa cambia. Intel lo utiliza como estrategia de marketing, ya que no hay hardware de consumo que lo aproveche. La interfaz PCIe 4.0 apenas ha tenido adopción. Una unidad SSD NVMe PCIe 4.0 cuesta más del doble que la equivalente PCIe 3.0. Pero en el momento de llegada de los Alder Lake, no veremos unidades SSD NVMe PCIe 5.0.
Algunos expertos apuntan a que no existirá una adopción masiva de PCIe 5.0 hasta 2024, como pronto. El motivo será el alto coste del nuevo hardware para PCIe 5.0.
¿Qué te parece la nueva interfaz PCIe 5.0 y la no existencia de hardware para estos?
